

Europäisches Patentamt
European Patent Office

Office européen des brevets



(11) EP 1 067 600 A1

(12)

EUROPÄISCHE PATENTANMELDUNG

(43) Veröffentlichungstag:

10.01.2001 Patentblatt 2001/02

(51) Int. Cl.7: H01L 21/8238, H01L 21/84

(21) Anmeldenummer: 00114377.5

(22) Anmeldetag: 05.07.2000

(84) Benannte Vertragsstaaten:

AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

Benannte Erstreckungsstaaten:

AL LT LV MK RO SI

(30) Priorität: 06.07.1999 DE 19931030

27.10.1999 EP 99121430

44227 Dortmund (DE)

(72) Erfinder:

Bornefeld, Ralf, Dipl.-Ing.
58579 Schalksmühle (DE)

(74) Vertreter:

Hilleringmann, Jochen, Dipl.-Ing. et al Patentanwälte

von Kreisler-Selting-Werner,

Bahnhofsvorplatz 1 (Deichmannhaus)

50667 Köln (DE)

(54) CMOS kompatibler SOI-Prozess

(71) Anmelder: ELMOS Semiconductor AG

(57) Bei dem Verfahren zur Herstellung einer IC-Schaltung mittels eines CMOS-Prozesses, insbesondere HV-CMOS- Prozesses, werden die Bauelemente innerhalb von unterschiedlich tiefen Wannen von einem ersten Leitungstyp, insbesondere n-Wannen, ausgebildet, die in einer Substratschicht von einem dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyp, insbesondere in ein p-Substrat, eingebracht werden. Ferner wird ein SOI-Wafersubstrat verwendet, das eine obere Substratschicht zur Ausbildung der CMOS-Bauelemente, eine darunter angeordnete Isolationsschicht und eine unter dieser angeordnete Trägerschicht aufweist, wobei die obere Substratschicht eine Dicke aufweist, die kleiner als oder gleich der größten

Wannentiefe des CMOS-Prozesses ist. In die obere Substratschicht werden bis zur darunterliegenden Isolationsschicht Trenchisolationen eingebracht und innerhalb der zwischen den Trenchisolationen liegenden Bereiche der Siliziumschicht werden mittels des CMOS-Prozesses Bauelemente ausgebildet, wobei sich die Wannen (HV-n-Wanne) mit der größten Tiefe bis zur Isolationsschicht erstrecken, und in diese Wannen (HV-n-Wanne) größter Tiefe direkt Bauelemente integriert werden können, während für Bauelemente, die eine geringere Wannentiefe benötigen, die diese Bauelemente umgebenden Wannen (Logik-n-Wanne) in Wannen (HV-n-Wanne) größter Tiefe eingebracht werden.




FIG. 3

25

30

35

40

45

Beschreibung

[0001] Die Erfindung betrifft ein Verfahren zur Herstellung einer IC-Schaltung mittels eines CMOS-Prozesses, insbesondere HV-CMOS-Prozesses, bei dem 5 Bauelemente innerhalb von unterschiedlich tiefen Wannen von einem ersten Leitungstyp, insbesondere n-Wannen, ausgebildet werden, die in einer Substratschicht von einem dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyp, insbesondere in ein p- 5 Substrat, eingebracht werden.

Stand der Technik

[0002] Seit Anfang der 90er Jahre sind Veröffentlichungen über SOI-Prozesse zu finden, die sich grob in zwei Klassen einteilen lassen: Dick-SOI-Prozesse, in denen die aktive Siliziumschicht in Größenordnungen von deutlich über einem µm Schichtdicke liegt, und Dünn-SOI-Prozesse, die mit wesentlich geringeren aktiver Siliziumschichten von bis zu unter 100 nm operieren.

[0003] Während in Dünn-SOI-Prozessen die elektrischen Eigenschaften der Bauelemente sehr stark in ihren Eigenschaften von Standardprozessen abweichen, bieten Dick-SOI-Prozesse grundsätzlich günstigere Voraussetzungen dafür.

[0004] Durch die Isolation von Schaltungsteilen und/oder Bauelementen durch z.B. die Verwendung von Trenches, d.h. in die Tiefe der Siliziumschicht eingebrachte Vertikalisolationsschichten zur Lateral-Isolation von Funktionsgebieten eines Chip, auf Dick-SOI-Material ergeben sich erhebliche Vorteile gegenüber Standardtechnologien:

- Parasitäreffekte, wie z.B. Latch-Up werden vollständig unterdrückt.
- In Leistungsschaltern generierte Minoritäten können keine Störungen in benachbarten Schaltungsteilen (z. B. Logik) erzeugen.
- Freie, d.h. vom Substrat entkoppelte, Bauelemente, wie z.B. Dioden, bieten neue Möglichkeiten in der Schaltungsentwicklung.

Zusammenfassende Darstellung der Erfindung

[0005] Grundlegende Idee der Erfindung ist die Entwicklung eines SOI-Prozesses (SOI = Silicon on insulator) mit besonders einfacher Prozessführung, der in hohem Maß kompatibel zu einem Standard-CMOS-Prozess auf Standard-Siliziumsubstraten ist. Die Kompatibilität gilt dabei sowohl für die Prozessführung als auch für das elektrische Verhalten der Bauelemente.

[0006] Der SOI-Prozess, bei dem das Substrat eine auf einer Isolationsschicht angeordnete Siliziumschicht 55 aufweist, soll Vorteile der dielektrischen Isolation von Bauelementen und Schaltungsteilen für Smart-Powerund Hochtemperaturanwendungen nutzen.

[0007] Wünschenswert ist es, einen an sich bekannten und damit gut beherrschbaren CMOS-Prozess, insbesondere Hochvolt-(HV-)CMOS-Prozess auf einen sogenannten gebondeten Wafer, also einen SOI-Wafer anwenden zu können. Ein gebondeter Wafer weist eine obere Silizium-Schicht auf, in der die Bauelemente integriert sind. Unterhalb dieser Silizium-Schicht ist eine Isolationsschicht aus insbesondere SiO angeordnet, unterhalb derer sich eine Trägerschicht befindet, die vorzugsweise wiederum aus Silizium besteht. Dieser mit der Isolationsschicht versehene Siliziumwafer ist mit der Trägerschicht verbondet.

[0008] Mit der Erfindung wird ein Verfahren zur Herstellung einer IC-Schaltung mittels eines CMOS-Prozesses, insbesondere HV-CMOS-Prozesses, vorgeschlagen, bei dem Bauelemente innerhalb von unterschiedlich tiefen Wannen von einem ersten Leitungstyp, insbesondere n-Wannen, ausgebildet werden, die in einer Substratschicht von einem dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyp, insbesondere in ein p-Substrat, eingebracht werden, wobei bei dem Verfahren

- ein SOI-Wafersubstrat verwendet wird, das eine obere Substratschicht zur Ausbildung der CMOS-Bauelemente, eine darunter angeordnete Lateral-Isolationsschicht und eine unter dieser angeordnete Trägerschicht aufweist,
- wobei die obere Substratschicht eine Dicke aufweist, die kleiner als oder gleich der größten Wannentiefe des CMOS-Prozesses ist,
- in die obere Substratschicht bis zur darunterliegenden Lateral-Isolationsschicht Vertikal-Isolationsgebiete eingebracht werden und
- innerhalb der zwischen den Vertikal-Isolationsgebieten liegenden Bereiche der Siliziumschicht mittels des CMOS-Prozesses Bauelemente
 ausgebildet werden, wobei sich die Wannen mit der
 größten Tiefe (Hochvolt-n-Wanne) bis zur Isolationsschicht erstrecken, und in diese Wannen größter Tiefe (Hochvolt-n-Wanne) direkt Bauelemente
 integriert werden können, während für Bauelemente, die eine geringere Wannentiefe benötigen,
 die diese Bauelemente umgebenden Wannen
 (Logik-n-Wanne) in Wannen größter Tiefe (Hochvolt-n-Wanne) eingebracht werden.

[0009] Die erfindungsgemäß auf dem SOI-Wafersubstrat hergestellten CMOS-Bauteile verhalten sich dann im wesentlichen genau so wie in einem Standardsubstrat ausgebildete CMOS-Bauteile, wenn sich die Verhältnisse im Bereich unterhalb der Bauteile, also in Richtung größerer Tiefen der oberen Substratschicht des SOI-Wafersubstrats nicht wesentlich von den Verhältnissen im Standardsubstrat unterscheiden. Dies gilt zunächst einmal für CMOS-Transistoren, die direkt in die obere Substratschicht des SOI-Wafersubstrats eingebracht werden können, ohne dass es Wannenstruk-

30

turen bedarf. Als Beispiel für eine p-dotierte obere SOl-Substratschicht seien hier beispielsweise ein Hochvolt-NMOS- (HV-NMOS-) oder ein Logik-NMOS-Transistor genannt. PMOS-Transistoren dagegen benötigen eine, im vorgenannten Fall, n-dotierte Wanne. Die Tiefe der n-Wanne für einen HV-PMOS- ist dabei größer als für einen Logik-PMOS-Transistor.

3

[0010] Erfindungsgemäß wird die Dicke der oberen Substratschicht des SOI-Wafersubstrats gleich der größeren Wannentiefe des CMOS-Prozesses gewählt. Diese Wanne reicht also direkt bis zur Isolationsschicht des SOI-Wafersubstrats, womit der bei einem Standardsubstrat gegebene PN-Übergang zum Substrat nicht mehr gegeben ist. Die tiefere n-Wanne ist also erfindungsgemäß vollständig im SOI-Wafersubstrat isoliert angeordnet.

[0011] Nun kann diese n-Wanne, wie sie zur Realisierung eines HV-PMOS-Transistors in dem SOI-Wafersubstrat verwendet wird, auch dazu genutzt werden, um in ihr die flachere n-Wanne für einen Logik-PMOS-Transistor einzubringen. Auch hier ist die n-Wanne des PMOS-Transistors isoliert, ohne dass es zu einem PN-Übergang in der Tiefe des SOI-Wafersubstrats kommt; denn die die flache n-Wanne für den Logik-PMOS-Transistor umgebende tiefe n-Wanne reicht wiederum bis zur Isolationsschicht des SOI-Wafersubstrats.

Durch die Abstimmung der Schichtdicke der [0012] oberen Substratschicht eines SOI-Wafersubstrats auf die größte Wannentiefe eines CMOS-Prozesses ist es möglich, in dem SOI-Wafersubstrat CMOS-Bauteile zu integrieren, deren Verhalten im wesentlichen dem Verhalten von in einem Standardsubstrat integrierten CMOS-Bauteilen entspricht. Dies geschieht durch die vollständig dielektrische Isolierung von Gebieten unterschiedlichen Leitungstyps. Hierfür ist es insbesondere notwendig, dass die für Komplementärelemente notwendigen Wannen vollständig isoliert sind, um Parasi-(beispielsweise Bipolar-Effekte) täreffekte vermeiden. Daraus ergibt sich dann die Dicke der oberen Substratschicht, die nicht größer als die Eindringtiefe der Wannen sein darf, um vollständig isolierte Gebiete vom komplementären Leitungstyp erzeugen zu können (siehe Fig. 3). Insbesondere braucht der CMOS-Prozess nicht verändert zu werden, um auf einem SOI-Wafersubstrat angewandt zu werden.

[0013] Basierend auf einen Standard-CMOS-Prozess wird also mit der Erfindung die Verwendung von Dick-SOI-Wafersubstraten und Einführung einer Vertikal-Isolation insbesondere in Form einer Trenchisolation als Pre-Prozess vorgeschlagen. Nach erfolgter Vertikal- also z.B. Trenchisolation wird unverändert der Standard-CMOS-Prozess gefahren.

[0014] Der wesentliche Aspekt der Erfindung ist, dass der so entstehende SOI-Prozess sich verfahrenstechnisch nur durch das verwendete Grundmaterial und das Trenchmodul als Vorprozess vom Standard-CMOS-Prozess unterscheidet. Dieser läuft nach erfolgter Trenchisolation unverändert ab und ist voll kompatibel zu

dem heute schon auf Standardsubstraten laufenden Prozess. Dies bietet erhebliche Vorteile in der Fertigungslogistik.

[0015] Für die Kompatibilität der Bauelemente ist ein ähnlicher Grad an Identität zu erwarten. Dadurch ergibt sich der Vorteil, dass in heutigen Technologien gefertigte Schaltungen einfach in die SOI-Technologie transferiert werden können.

[0016] Abschließend bleibt zu sagen, dass das hier vorgeschlagene Verfahren nicht nur bei Standard-CMOS-Prozessen Anwendung finden kann, sondern auf jeden Halbleiter-Herstellungsprozess anwendbar ist

Kurzbeschreibung der Figuren

[0017] Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Im einzelnen zeigen:

ein Ablaufschema des erfindungsgemäßen Herstellungsprozesses mit dem Trenchmodul als Vorstufe für einen Standard-CMOS-Prozess,

Fig. 2 ein SOI-Wafersubstrat und

Fig. 3 Beispiele für CMOS-Bauelemente in der aktiven Siliziumschicht des SOI-Wafersubstrats.

Beschreibung bevorzugter Ausführungsbeispiele

[0018] Gemäß Fig. 1 wird ein SOI-Wafer 10 einem Trenchprozess unterzogen, wobei das hierzu verwendete Standard-Trenchmodul 12 den Schritt 14 des Maskierens des SOI-Wafers 10 mittels einer Hardmask, den Schritt 16 des Ätzens von Trenches in die aktive Siliziumschicht des SOI-Wafers 10 und den Schritt 18 des Ausfüllens der Trenches mittels eines Isolationsmaterials (z.B. SiO₂ oder Polysilizium) umfasst. Anschließend läuft zur Ausbildung von Bauelementen in der aktiven Siliziumschicht des SOI-Wafers 10 ein Standard-CMOS-Prozess 20 ab.

[0019] Fig. 2 zeigt im Querschnitt den Schichtenaufbau des SOI-Wafers 10 vor dem Trenchprozess und dem Standard-CMOS-Prozess. Der SOI-Wafer 10 weist eine Bulk-Siliziumschicht 22 als Trägerschicht mit einer ausgebildeten Lateral-Isolationsschicht 24 auf. Auf der Lateral-Isolationsschicht 24 befindet sich die aktive p-Siliziumschicht 26, in der die CMOS-Bauelemente ausgebildet werden. Die Lateral-Isolationsschicht 24 dient der Vertikalisolation der aktiven Siliziumschicht 26 gegenüber der Trägerschicht 22.

[0020] Die Trägerschicht 22 hat eine Dicke von z.B. ca. 500 μ m. Die Lateral-Isolationsschicht 24 ist zwischen 0,5 bis 1,2 μ m dick, während die aktive Siliziumschicht 26 eine Dicke im Bereich zwischen 1 und 10 μ m aufweist.

25

30


Fig. 3 zeigt eine im Maßstab vergrößerte Schnittdarstellung des SOI-Wafers 10 nach erfolgter Trenchisolation und Herstellung von CMOS-Bauelementen. In die aktive Siliziumschicht 26 sind Vertikal-Isolationsgebiete 28 eingebracht, die sich von der Oberseite 30 der aktiven Siliziumschicht 26 aus bis zur Lateral-Isolationsschicht 24 erstrecken und der Isolation einzelner Bereiche 32 der aktiven Siliziumschicht 26 in Lateralerstreckung dienen. Die Lateral-oder Breitenerstreckung der Vertikal-Isolationsgebiete 28 liegt zwischen 0,6 bis 2 µm. In den gegeneinander isolierten Bereichen 32 werden nun mit dem Standard-CMOS-Prozess diverse Bauelemente, wie z.B. ein Hochvolt-p-MOS 34, ein Hochvolt-n-MOS 36, ein Logik-p-MOS 38 und ein Logik-n-MoS 40 ausgebildet. Der Hochvolt-p-MOS 34 ist in eine diffundierte HV-n-Wanne 42 eingebracht, die den gesamten Bereich 32 ausfüllt. Damit ist dieser Bereich 32 vollständig dielektrisch isoliert. Ein pn-Übergang dieses Bereiches 32 in Richtung auf die diesen begrenzenden Vertikal-Isolationsgebiete 28 und 20 die Lateral-Isolationsschicht 24 existiert also nicht. Auch der Bereich 32, in dem der Logik-p-MOS 38 ausgebildet ist, ist vollständig von einer HV-n-Wanne 44 ausgefüllt, um in dieses Gebiet 32 eine flache Logik-n-Wanne 46 einzubringen, in der sich der Logik-p-MOS 38 befindet. Der Logik-n-MOS 40 befindet sich in einer flachen Logik-p-Wanne 48, die in den isolierten p-Bereich 32 eingebracht ist. Der HV-n-MOS 36 schließlich ist in den isolierten p-Bereich 32 eingebracht.


Patentansprüche


- 1. Verfahren zur Herstellung einer IC-Schaltung mittels eines CMOS-Prozesses, insbesondere Hochvolt-CMOS-Prozesses, bei dem Bauelemente innerhalb von unterschiedlich tiefen Wannen von einem ersten Leitungstyp, insbesondere n-Wannen, ausgebildet werden, die in einer Substratschicht von einem dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyp, besondere in ein p-Substrat, eingebracht werden, wobei bei dem Verfahren
 - ein SOI-Wafersubstrat (10) verwendet wird, das eine obere Substratschicht (26) zur Ausbildung der CMOS-Bauelemente (34-40), eine darunter angeordnete Lateral-Isolationsschicht (24) und eine unter dieser angeordnete Trägerschicht (22) aufweist,
 - wobei die obere Substratschicht (26) eine Dicke aufweist, die kleiner als oder gleich der größten Wannentiefe des CMOS-Prozesses
 - in die obere Substratschicht (26) bis zur darunterliegenden Lateral-Isolationsschicht (24) Vertikal-Isolationsgebiete (28) eingebracht werden
 - innerhalb der zwischen den Vertikal-Isolations-

gebieten (28) liegenden Bereiche (32) der Substratschicht (26) mittels des CMOS-Prozesses Bauelemente (34-40) ausgebildet werden, wobei sich die Wannen (42,44) mit der größten Tiefe (HV-n-Wanne) bis zur Isolationsschicht (24) erstrecken und den jeweiligen Bereich (32) vollständig ausfüllen, und in diese Wannen (42,44) größter Tiefe (HV-n-Wanne) direkt Bauelemente (34,36) integriert werden, während für Bauelemente (38,40), die eine geringere Wannentiefe benötigen, die diese Bauelemente (38,40) umgebenden Wannen (46,48) (Logik-n-Wanne) in Wannen (42,44) größter Tiefe (HV-n-Wanne) eingebracht werden.

- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Vertikal-Isolationsgebiete (28) durch Vertikal-Ätzung eines Trench in die Substratschicht (26) bis zur Lateral-Isolationsschicht (24) und durch anschließendes Einbringen oder Ausbilden eines Isolationsmaterials in dem Trench erzeugt werden.
- 3. IC-Schaltung mit CMOS-Bauelementen (34-40), die nach Anspruch 1 oder 2 hergestellt sind.









EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung EP 00 11 4377

	EINSCHLÄGIGE	DOKUMENTE		
Kategorie	Kennzeichnung des Dokum der maßgebliche	ents mit Angabe, soweit erforderlich, n Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.CI.7)
A		-07-31) MATSUSHITA ELECTRIC il 1998 (1998-04-24)	1-3	H01L21/8238 H01L21/84
A	PATENT ABSTRACTS OF vol. 018, no. 080 (9. Februar 1994 (19 -& JP 05 291574 A (5. November 1993 (1 * Zusammenfassung;	E-1505), 94-02-09) FUJJTSU LTD),	1-3	
A	PATENT ABSTRACTS OF vol. 1997, no. 03, 31. März 1997 (1997 -& JP 08 306893 A (22. November 1996 (* Zusammenfassung;	-03-31) NIPPONDENSO CO LTD), 1996-11-22)	1-3	RECHERCHIERTE
A	AL) 13. Januar 1998 Abbildungen 6A,7, Spalte 5, Zeile 4 Spalte 6, Zeile 3		5	HOIL
A	DE 197 32 237 A (NA 16. Juli 1998 (1998 * Abbildungen 1-8 * * Spalte 2, Zeile 3		1-3	
Derv	orliegende Recherchenbericht wu	rde für alle Palentansprüche erstellt		
-	Recherchenort	Abschlußdetum der Recherche		Profer
	BERLIN	31. August 200	9 Po	lesello, P
X : vor Y : vor and A : tec O : nic	CATEGORIE DER GENANNTEN DOK in besonderer Bedeutung allein betrach in besonderer Bedeutung in Verbindung deren Veröffentlichung derselben Kate- chnologischer Hintergrund intsohriftliche Offenbarung rischenlitestur	UMENTE T: der Erlindung E: Alteres Paten det nach dem An g mit einer D: in der Anmel gone L: aus anderen	zugrunde liegende tdokument, das jed meldedatum veröffe dung angeführtes D Gründen angeführt	Theorien oder Grundsätze looh erst am oder entlicht worden ist lokument



EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung EP 00 11 4377

	EINSCHLÄGIGE	DOKUMENTE		
Categoria	Kennzeichnung des Dokume der maßgeblicher	ents mit Angabe, soweit erforderlich, a Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (InLCI.7)
•	EP 0 570 043 A (IBM) 18. November 1993 (1 * Abbildungen 1-11 * Spalte 2, Zeile 3	1993-11-18)	1-3	
	·			·
				,
				RECHERCHIERTE SACHGEBIETE (Int.CL7)
				·
Der v	orliegende Recherchenbericht wu	rde für alle Patentansprüche erstellt	-	
	Recherchenort	Abechlußdatum der Recherche	 	Profer
BERLIN		31. August 2000	31. August 2000 Polesello, P	
X:voi Y:voi and A:tec	ATEGORIE DER GENANNTEN DOK! n besonderer Bedeutung allein betracht n besonderer Bedeutung in Verbindung leren Veröffentlichung dorseben Kateg hnologischer Hintergrund https://dx.dok.	E : âlteres Patento nach dem Anme mit einer D : in der Anmeldu L : aus anderen Gr	okument, das jede eldedatum veröffe ng angeführtes D unden angeführte	ntlicht worden ist okument

ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT ÜBER DIE EUROPÄISCHE PATENTANMELDUNG NR.

EP 00 11 4377

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten europäischen Recherchenbericht angeführten Patentdokumente angegeben.
Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

31-08-2000

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
JP 10107288	A	24-04-1998	KEINE	
JP 05291574	Α	05-11-1993	KEINE	
JP 08306893	Α	22-11-1996	KEINE	
US 5708287	Α	13-01-1998	US 5994740 A	30-11-199
DE 19732237	A	16-07-1998	KEINE	
EP 0570043	A	18-11-1993	US 5258318 A DE 69303764 D DE 69303764 T JP 2654332 B JP 7254653 A	02-11-199 29-08-199 06-02-199 17-09-199 03-10-199

Für nähere Einzelheiten zu diesem Anhang : siehe Amtsblatt des Europäischen Patentamts, Nr.12/82

EPO FORM POUB!